先進封裝是什麼？CoWoS、SoIC、InFO 差在哪，台灣做的是哪一段

電晶體微縮仍在進行，但單靠縮小製程節點已很難包辦效能、頻寬、功耗與成本。imec 對 CMOS 微縮的說明指出，邏輯元件尺寸微縮已無法像過去一樣穩定帶來單位面積效能收益；台積電 3DFabric 技術平台也把前段晶圓製造與後段封裝放進同一套系統設計。CoWoS、SoIC、InFO 的差異，先看晶片怎麼連，再看它服務哪一種產品。imec CMOS 微縮說明可查到這項技術背景。

先進封裝在做什麼

傳統封裝主要負責保護晶片、把電性引到電路板，先進封裝則把多顆晶粒、記憶體、重佈線層、中介層與散熱結構組成一個可工作的系統。這個改變對 AI 加速器特別明顯，因為運算晶片要靠 HBM 提供大量資料，晶片間距離、互連數量與訊號損耗會直接影響可用頻寬和功耗。台積電指出，3DFabric 透過高密度晶片互連改善頻寬、延遲與電源效率，並支援異質晶片整合。既有報導對 CoWoS 產能與 AI 供應鏈卡點的整理可作為市場背景參照。

CoWoS、SoIC、InFO 差在哪

三者都服務高密度互連，設計位置卻不同。CoWoS 把晶片放在中介層上橫向連接，SoIC 把晶片或晶圓垂直鍵合，InFO 則用重佈線層把訊號路徑向晶片外圍延伸。下表把讀者最常混在一起的四個判斷點拆開，產品用途是依台積電公開技術定位整理，不能把三個名稱當成同一種封裝的不同商標。

判斷點	CoWoS	SoIC	InFO
互連方向	2.5D，晶片在矽或 RDL 中介層上橫向互連	3D，晶片對晶片或晶圓對晶圓垂直鍵合	扇出型，重佈線層向晶片外圍延伸
主要優勢	大面積整合邏輯晶片與 HBM，支援高頻寬	連線短、鍵合密度高，適合晶粒堆疊	薄型、高密度，少用或不需傳統有機基板的特定架構
典型產品	AI 加速器、GPU、ASIC、HPC	高效能運算晶粒、快取與異質整合	行動處理器、記憶體堆疊、網路晶片
台灣公開技術主體	台積電 CoWoS；日月光也公開 CoWoS 製程能力	台積電 SoIC；矽品公開 2.5D、3D 與 TSV 能力	台積電 InFO；日月光、矽品、力成各有扇出型方案

CoWoS：AI 加速器的橫向整合

CoWoS 是 Chip on Wafer on Substrate 的縮寫，台積電將它定位為 2.5D 先進封裝。邏輯晶片與 HBM 堆疊會放在矽中介層或 RDL 中介層上，再接到封裝基板。台積電公開資料顯示，CoWoS-S 可支援最高 3.3 倍光罩尺寸、約 2,700 平方毫米的矽中介層；超過這個尺寸，則可用 CoWoS-L 或 CoWoS-R。CoWoS-L 已能整合更大面積的封裝與多種晶片，這也是大型 AI 加速器需求把封裝面積推大的原因。台積電 CoWoS 技術頁同時說明，CoWoS-R 已於 2023 年量產，最低互連間距達 4 微米。

SoIC：把互連距離再往垂直方向縮短

SoIC 是 System on Integrated Chips 的縮寫，台積電把它列為 3DFabric 的前段三維堆疊技術。它支援 chip-on-wafer 與 wafer-on-wafer 兩種方式，把不同功能、尺寸或製程節點的已知良好晶粒重新整合。台積電公開資料寫明，SoIC 的鍵合間距可做到 10 微米以下，3 奈米晶片堆疊技術已在 2025 年進入量產。SoIC 完成後還能再接到 CoWoS 或 InFO，這代表三種名稱在實際產品裡可能前後串接，不能只用「2.5D 對 3D」就判斷整個封裝架構。TSMC-SoIC 技術說明也把高頻寬、低功耗與低延遲列為這種短距離互連的目標。

InFO：扇出型封裝的薄型路線

InFO 是 Integrated Fan-Out，重點在晶片周圍的重佈線層。台積電的 InFO-PoP 可把行動處理器與 DRAM 封裝堆疊，並以多層 RDL 和 TIVs 建立高密度連線；InFO-oS 則把 InFO 接到封裝基板，用來整合多個先進邏輯晶片。台積電表示，InFO 自 2016 年起已大量出貨，這條路線的產品重心長期落在行動裝置、網路與高密度封裝。它和 CoWoS 都可能使用 RDL，但 CoWoS 的主角是大型中介層和 HBM 整合，InFO 的主角是薄型化、封裝高度與高密度扇出。台積電 InFO 技術頁可查到兩種架構與量產沿革。

台灣做的是哪一段

台灣的角色可以拆成五層：台積電負責晶圓製造與 3DFabric 整合服務；日月光、矽品與力成等封測廠提供不同形式的凸塊、扇出、2.5D、3D、記憶體堆疊與測試；京元電子承接晶圓針測、成品測試、老化測試與系統級測試；景碩等載板業者提供封裝與主機板之間的高密度電性連接材料；HBM 供應商則負責記憶體晶粒、TSV 與堆疊。這些環節彼此牽動，單看一家公司的封裝名稱容易漏掉實際交付需要的其他工序。台灣半導體供應鏈主題頁收錄了台積電、HBM、封測與材料供應鏈的相關文章。

台積電：把前段與後段放進同一套服務

台積電公開的 3DFabric 服務把 SoIC、CoWoS、InFO，以及測試、基板、記憶體供應商協作放進同一套整合流程。台積電 2025 年報指出，台積電已完成 5.5 倍光罩尺寸 CoWoS 中介層的認證，預計 2026 年開始量產。這個數字反映的是認證與量產節點，不能直接換算成 CoWoS 每月可供貨片數。台積電先進封裝服務說明，整合式服務還包含缺陷預防、測試程式開發與熱管理。

封測廠、測試廠與載板廠：各自補上不同缺口

日月光的 FOCoS 以扇出型晶片到基板封裝整合大型封裝和高 I/O，公開資料列出它可用於網路、伺服器、ASIC 與 HBM；日月光高雄 K18B 廠則規劃投入 CoWoS、銅柱凸塊、FOCoS 與 FC-BGA。矽品公開 2.5D、3D、TSV 與 Fan-Out-WLP 技術，力成則把 HBM、TSV、凸塊、覆晶與面板級扇出列入技術組合，並以製程內單元測試改善面板級扇出的良率。京元電子的公開服務涵蓋 CoWoS、SoIC 與混合架構封裝的成品測試，測試溫度可從零下 55 度到 150 度。載板廠的工作位置更靠近封裝與電路板之間，景碩公開的產品頁把先進載板描述為整合微細電路與不同互連方式的材料。這也說明台灣承接的「封裝」有多種層次，不能全部算成同一條產線。日月光 FOCoS 技術、矽品技術頁、力成面板級扇出技術、京元電子成品測試服務、景碩先進載板產品分別列出這些能力的公開範圍。

目前的產能瓶頸在哪

公開資料能確認的產能壓力，首先在大型 AI 封裝的面積與互連需求。台積電 2025 年報說明 CoWoS-L 3.5 倍光罩尺寸已於 2024 年量產，5.5 倍尺寸將在 2026 年啟動量產；台積電 CoWoS 技術頁則列出持續擴大先進封裝產能與更大中介層的路線。尺寸變大後，瓶頸會沿著中介層、RDL、封裝基板、設備、材料、HBM 供應與測試一起放大。日月光高雄 K18B 廠公告與力成擴充面板級扇出產能公告提供了供應鏈補產能的直接訊號。

良率瓶頸在哪裡

先進封裝的良率不能只看某一台設備或某一個晶粒。當一個封裝放入更多晶粒，任何一顆晶粒、鍵合點、RDL、底填、基板或測試結果出問題，都可能讓整個模組降級或報廢；封裝尺寸放大後，翹曲、熱膨脹係數不匹配、供電與散熱也會增加製程控制難度。Nature Electronics 對三維系統級封裝的整理把散熱、供電、可靠度、組裝缺陷與微凸塊列為仍需處理的工程問題。台積電年報公開的是製程良率、產品可靠度認證與 5.5 倍中介層量產準備，沒有提供 CoWoS、SoIC、InFO 的單一整體良率百分比；因此目前能負責任地說的是，良率瓶頸集中在整合後的缺陷控制、熱機械可靠度、細間距鍵合與高功耗測試，不能寫成一個全產業共用的數字。Nature Electronics 的三維系統級封裝研究與台積電年報的品質與可靠度說明可交叉核對這個判斷。

讀者看到「台灣掌握先進封裝」時，應該追問什麼

第一個問題是新聞講的到底是哪一段：台積電的 CoWoS、SoIC、InFO，還是封測廠的凸塊、組裝與測試。第二個問題是它談的是技術量產、設備安裝、客戶認證，還是實際可交付產能。第三個問題是有沒有把 HBM、載板、測試與散熱列入供應鏈，因為封裝模組能否出貨取決於這些環節能不能同時到位。若文章提到 HBM 供應商自建封裝或尋找替代封裝路線，也可對照先前整理 HBM 封裝、台積電 CoWoS 與台灣封測位置的文章，分清楚記憶體堆疊和邏輯晶片整合各自負責什麼。

常見問題

CoWoS、SoIC、InFO 可以放在同一顆晶片裡嗎？
可以，三者在產品架構中可能前後串接。台積電 SoIC 技術說明指出，SoIC 整合後的晶片還能接到 CoWoS 或 InFO，實際組合要看晶粒功能、互連密度、封裝尺寸與散熱條件。

台灣的先進封裝都由台積電負責嗎？
不是所有環節都由同一家公司完成。台積電先進封裝服務涵蓋 3DFabric 與部分整合式封裝，日月光、矽品、力成等封測廠公開各自的 2.5D、3D、扇出、記憶體或面板級封裝能力，京元電子承接測試，載板廠提供封裝與電路板之間的高密度連接材料。

目前最難解的先進封裝問題是產能還是良率？
兩者都會卡住出貨，但公開資料沒有提供 CoWoS、SoIC、InFO 的單一可比良率數字。Nature Electronics 的三維系統級封裝研究與台積電年報列出的工程問題，涵蓋大型封裝、細間距互連、HBM、載板、測試、多晶粒整合、鍵合缺陷、翹曲、散熱與可靠度。